关键词：同步、相位差、绝对时延

导读

同步采集时，不同的通道间会有不同的相位差。不同的应用(待测信号频率不同)对相位差有不同的要求。通常1度以下的相位差是非常好的。系统增益增加会降低同步精度。

相位差与时延

同步采集的两路信号会有相位差（Phase Mismatch）∆φ。相位差∆φ与信号的时延∆t有直接关系，根据采集到的模拟信号可以计算出∆φ，同时推算出绝对时延 ∆t，反之亦然：∆∅= ∆t*f*360

相位差∆φ通常用度来衡量，一个周期360°；∆t 通常以秒为单位；f 是输入信号的频率（Hz赫兹）。

典型厂商的同步性能

下表是一些著名设备厂商在特定测试环境下给出的部分设备的同步指标，默认未经过系统校准。有些厂商会以时延∆t来标识，有些厂商会直接用∆φ标识。也可实际测试验证【1】。

由相位差公式1）可以看出，在同样的采样频率下，不同频率信号的相位差是不一样的，被测信号频率越高，相位差越大。系统增益越大，模拟电路引入的不确定性增大，会导致相位差增大。另外跨设备通道间的同步要差于单个设备不同通道间的同步，这是由于跨设备时延更大的原因【4】。

由布线延迟等引入的固定相位差和时延可以通过校准消除，从而获得更高的同步精度。例如上表中Keysight M9703B，未校准的硬件同步精度只有21.6度，但由于硬件非常稳定，通过校准后可以达到0.06度。

1. 简仪测量小百科：计算通道相位差

2. High-Speed Multichannel ADC Clock Reference Design for Oscilloscopes, Wireless Testers and Radars

3. Keysight M9703B AXIe 高速数字化仪 / 宽带数字接收机

4. Achieve High Speed, Multichannel Data Acquisition with the M9703A AXIe Digitizer

5. Digital Time-Interleaved ADC Mismatch Error Correction Embedded into High-Performance Digitizers

6. 简仪5315产品手册

7. NI 4461/4462 specifications